STM32F4xx Clock Configuration 클럭 계산기

STM32F4xx_Clock_Configuration_V1.1.0.xls

STM 내부 클럭 계산기 입니다.

요걸 돌리면 흔히 ST 예제에 들어 있는 system_stm32f4xx.c 코드가 생성 됩니다.

예제와 다른 외부 crystal 값을 사용한다거나, 변칙적인 클럭 운용시 활용 합니다.

 *=============================================================================

*=============================================================================   *        Supported STM32F40xx/41xx/427x/437x devices   *-----------------------------------------------------------------------------   *        System Clock source                    | PLL (HSE)   *-----------------------------------------------------------------------------   *        SYSCLK(Hz)                             | 168000000   *-----------------------------------------------------------------------------   *        HCLK(Hz)                               | 168000000   *-----------------------------------------------------------------------------   *        AHB Prescaler                          | 1   *-----------------------------------------------------------------------------   *        APB1 Prescaler                         | 4   *-----------------------------------------------------------------------------   *        APB2 Prescaler                         | 2   *-----------------------------------------------------------------------------   *        HSE Frequency(Hz)                      | 8000000   *-----------------------------------------------------------------------------   *        PLL_M                                  | 8   *-----------------------------------------------------------------------------   *        PLL_N                                  | 336   *-----------------------------------------------------------------------------   *        PLL_P                                  | 2   *-----------------------------------------------------------------------------   *        PLL_Q                                  | 7   *-----------------------------------------------------------------------------   *        PLLI2S_N                               | 426   *-----------------------------------------------------------------------------   *        PLLI2S_R                               | 4   *-----------------------------------------------------------------------------   *        I2S input clock(Hz)                    | 106500000   *                                               |   *        To achieve the following I2S config:   |   *         - Master clock output (MCKO): ON      |   *         - Frame wide                : 16bit   |   *         - Audio sampling freq (KHz) : 32      |   *         - Error %                   : 0.0038  |   *         - Prescaler Odd factor (ODD): 1       |   *         - Linear prescaler (DIV)    : 6       |   *-----------------------------------------------------------------------------   *        VDD(V)                                 | 3.3   *-----------------------------------------------------------------------------   *        Main regulator output voltage          | Scale1 mode   *-----------------------------------------------------------------------------   *        Flash Latency(WS)                      | 5   *-----------------------------------------------------------------------------   *        Prefetch Buffer                        | ON   *-----------------------------------------------------------------------------   *        Instruction cache                      | ON   *-----------------------------------------------------------------------------   *        Data cache                             | ON   *-----------------------------------------------------------------------------   *        Require 48MHz for USB OTG FS,          | Enabled   *        SDIO and RNG clock                     |   *-----------------------------------------------------------------------------